MOSFET

Tecno-Tapa: El enclavamiento (Latch-Up)

¡Una Cuarta!

En la anterior tapa sobre el transistor MOSFET y la tecnología CMOS comentamos que esta adolecía de un problema, en la presente tecno-tapa intentaremos explicar este problema y su solución.

El problema más común en la tecnología CMOS se produce por la aparición de unos transistores BJT “parásitos” que pueden producir la conducción indeseada de corriente por la oblea de silicio llegando a producir incluso su destrucción, este fallo se conoce en inglés como Latch-Up y en castellano como enclavamiento.

Circuito Quemado. ;-(

Circuito Quemado. ;-(

¿Qué es el Latch-Up?

El Latch-Up es un mecanismo de fallo de los circuitos CMOS que se caracteriza por la conducción de una excesiva corriente entre el drenador y el surtidor debido a un fallo en el funcionamiento. Este fallo puede ser una condición temporal, se produce debido a un estímulo y se puede recuperar anulando tal estímulo, o puede ser una condición continua que requiera el apagado total del circuito para cortar esta conducción no deseada.

El Latch-Up es un fenómeno no-deseado pero controlable, y en muchos casos se puede evitar.

La causa de que esto exista  es debido a la existencia de unos transistores BJT parásitos que se producen entre las áreas que forman los transistores MOSFET y el sustrato. En la siguiente figura se representa el corte transversal de un inversor CMOS tal y como se explicó en la anterior tecno-tapa, pero incluyendo los transistores BJT parásitos que aparecen en la oblea.

Inversor CMOS y circuito de BJTs parásitos

Inversor CMOS y circuito de BJTs parásitos

Normalmente la corriente parásita que puede circular por estos BJTs parásitos es muy pequeña, y está limitada por la resistencia que existe por la propia conductividad limitada del semiconductor.

Sin embargo esta corriente puede ser muy elevada en presencia de un stress térmico elevado, sobre-voltajes, o incluso si el integrado está sometido a un ambiente con una elevada radiación ionizante, como es el caso de procesadores que deban funcionar en el espacio.

¿Qué se puede hacer?

Cómo podemos deducir el “latch-up” es muy dependiente de las características de los transistores bipolares parásitos, es decir de la ganancia en corriente de estos, la eficiencia de los emisores, la vida media de los portadores de carga, etc. y todos estos factores están definidos, o dependen de la geometría y el proceso de fabricación.

La posibilidad del “latch-up” crece conforme aumentamos el grado de integración, es decir, el número de transistores por área que se pueden encontrar en la oblea. De esta forma vemos que habrá que buscar una solución de compromiso a la hora aumentar el número de transistores y su fiabilidad (en lo que a “latch-up” se refiere).

De esta manera, dado que el problema es geométrico, la solución al problema del enclavamiento será también geométrica. Tendremos que hacer variaciones en el proceso de fabricación de los transistores para disminuir este acoplamiento debido a los transistores parásitos, aumentando por ejemplo la conductividad en uno de los BJTs se producirá un aumento en la cantidad de corriente necesaria para que se produzca el “latch-up”, como se observa en la siguiente figura:

Geometría que disminuye la posibilidad de enclavamiento.

Geometría que disminuye la posibilidad de enclavamiento.

En la figura anterior se ha añadido una capa fuertemente dopada por debajo de la capa superficial donde se construyen los transistores, de forma que esta capa hace que con el circuito debidamente polarizado, la cantidad de corriente que se tiene que inducir en el BJT NPN para que se produzca la realimentación sea mucho mayor.

Además de estas consideraciones digamos de “bajo nivel” tendremos que tener otras a la hora de construir nuestros circuitos como el aislamiento de cargas capacitivas o inductivas, precauciones con la alimentación, etc.

Pero espero que está entrada haya servido al menos para presentar uno de los problemas de la tecnología CMOS, y como se puede afrontar su solución, así como los motivos por los que se pueden producir fallos, hacer hincapié en que los circuitos integrados de uso espacial deberán tener especial cuidado, lo que ya nos da una pista de porqué no se utilizan procesadores de ultimísima generación, con una densidad muy grande de transistores por unidad de área.

Nos seguimos leyendo.

Ref.:

AN-600 understanding Latch-Up in  Advanced CMOS Logic

Anuncios

Tecno-Tapa: El transistor MOSFET

¡Una Tercera!

Procesador PowerPC

En nuestra tercera tecno-tapa, describiremos el funcionamiento de los transistores MOSFET (Metal Oxide Semiconductor Field Efect Transistor) base de la tecnología CMOS (Complementary Metal Oxide Semiconductor) con la que se fabrican la mayoría de los micro-procesadores actuales.

Igual que hemos descrito en el transistor BJT la conducción se produce entre dos zonas dopadas tipo N separadas por una zona tipo P.

Como en los BJT también existe el transistor complementario, es decir dos zonas tipo P separadas por una tipo N y en el que la conducción se producirá igual, pero cambiando las polaridad de las tensiones.

La estructura de un transistor MOSFET se muestra en la siguiente figura:

Estructura transistor MOSFET. Fuente Wikipedia

En la anterior figura se observan las dos zonas grises (etiquetadas como D y S) que serán de tipo N o P, y la zona marrón (etiquetada como B) que será del semiconductor complementario, se observa también una zona blanca que será aislante con lo que se forma un condensador entre el terminal etiquetado como G y el sustrato (B).

Las etiquetas responden a los nombres de Drenador (D, o lo que en el transistor bipolar sería el colector), Surtidor (S, o lo que en el transistor bipolar sería el emisor), G (Gate, puerta, o lo que en el transistor bipolar hacia las veces de base), B (Bulk, o sustrato, que será conectado normalmente a masa, para evitar polarizaciones parásitas).

En los MOSFET la conducción, o la inversión de población en la zona de carga espacial (que se describió en la tecno-tapa correspodiente de la unión P-N), se produce mediante la tensión aplicada al condensador que se forma en la zona de la puerta. Así, aplicando tensión en el terminal de puerta tendremos que se va eliminando la zona de carga espacial, permitiendose la conducción entre el Drenador y el Surtidor.

Al estar controlado por tensión la primera ventaja de estos transistores es que, durante la conducción, no hay consumo por el terminal de control, es decir, la puerta solo consume energía en las conmutaciones, la necesaria para cargar y descargar el condensador de puerta, al contrario que en el BJT que había una pequeña corriente de base siempre activa.

Otra de las ventajas es la facilidad en la fabricación y la capacidad de integración que se consigue con esta tecnología.

En la tecnología CMOS, se fabrican sobre la misma oblea los dos tipos de MOSFET necesarios para fabricar y poder construir las puertas lógicas necesarias en la fabricación de los integrados, como el Inversor que se muestra en la siguiente figura:

Esquema del Inversor. Fuente Wikipedia

El circuito anterior funciona de la siguiente manera:

Supongamos que tenemos una tensión positiva aplicada en Vdd con respecto a Vss que estará conectada a masa (0V), si aplicamos una tensión positiva en A, tendremos que el transistor MOSFET de canal N (que es el representado abajo en la figura) estará en modo conducción, mientras que el canal P (que es el representado arriba en la figura, con un circulito en la puerta) estará en corte, con lo que Q, verá que está conectado a la tensión Vss a través del transistor inferior, reflejando una tensión de oV a la salida, si aplicamos oV en el terminal A, tendremos a los transistores de manera contraria, es decir, conducirá el de arriba, mientras que el de abajo estará en corte, con lo que Q estará conectado a la tensión positiva de Vdd. Así tendremos en Q la tensión contraria a la aplicada en A, como corresponde a un buen INVERSOR ;-).

A continuación me gustaría explicar un poco los distintos procesos que se utilizan para fabricar dicho inversor en una oblea de silicio, no sin antes invitaros a visitar la siguiente entrada en Naukas, escrita por @jeibros, que explica los procesos de fabricación de un circuito integrado, aquí lo haré de una manera más esquemática.

Proceso de fabricación de un inversor. Fuente Wikipedia

1º paso: Se hace crecer una capa de óxido que será el que forme el aislante para el condensador de la puerta, sobre un sustrato de tipo P. (por defecto todos los transistores serán de canal N)

2º paso: Se ataca el óxido para dejar una zona libre donde se realizará un pozo tipo N sobre el sustrato P, donde se construirán los MOSFET de canal P.

3º paso: Se dopa el silicio con impurezas tipo N para tener preparado una zona para los transistores de canal P.

4º paso: Se ataca el óxido para dejar acceso a las zonas donde se construiran los terminales de Drenador y Surtidor.

5º paso: se hace crecer una capa fina de óxido que formará el condensador de puerta.

6º paso: Se deposita una capa de polisilicio, material que es muy conductor que nos servirá de punto de acceso al condensador de puerta.

7º paso: Se ataca el polisilicio y el óxido para dejar acceso a las zonas de drenador y surtidor.

8º paso: Se dopa el silicio con impurezas tipo N en la zona del sustrato general, para formar los MOSFET de canal N, e impurezas de tipo P en el pozo de tipo N para formar los MOSFET de canal P.

9º paso: se hace crecer una capa de aislante en toda la oblea, que nos servirá para definir después la conexiones metálicas.

10º paso: Se ataca el aislante para dejar acceso a los puntos donde se quieren hacer conexiones metálicas.

11º paso: Se deposita una capa metálica que formará las conexiones a los terminales.

12º paso: Se ataca la capa metálica para separar los distintos terminales, que después tendremos que conectar de la manera deseada. En el caso del inversor, solo quedará unir las dos puertas para formar el terminal A.

Me parece que como tapa ha quedado demasiado larga, así que dejaremos la descripción de uno de los problemas de esta tecnología para la siguiente tapa ;-).

Actualización 29 de Mayo de 2013:

Os dejo un vídeo donde explican el funcionamiento del transistor MOSFET y el límite que encuentra la ley de Moore debido al efecto túnel cuántico, espero que sea de vuestro interés:

 

Actualización 19 de Julio de 2013:

Os dejo un vídeo donde se explica de manera muy graciosa el funcionamiento del transitor MOSFET, con subtítulos en castellano: